Cadence推出突破性DDR5 12.8Gbps MRDIMM Gen2内存IP系统解决方案，助力云端AI技术升级

楷登电子（美国 Cadence 公司）近日宣布率先推出基于台积公司 N3 工艺的 DDR5 12.8Gbps MRDIMM Gen2 内存 IP 解决方案。该新解决方案可满足业内对于更大内存带宽的需求，能适应企业和数据中心应用中前沿的 AI 处理需···

DDR 的 PCB布局及走线要求

1. 定义DDR：Double Date Rate 双倍速率同步动态随机存储器。DDR、DDR2、DDR3常用规格：2. 阻抗控制要求单端走线控制 50 欧姆，差分走线控制 100 欧姆3. DDR 布局要求通常，根据器件的摆放方式不同而选择相应的拓扑结···